

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-260350

(43)公開日 平成9年(1997)10月3日

(51)IntCl ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 21/3065			H 0 1 L 21/302	A
C 2 3 F 4/00			C 2 3 F 4/00	E
H 0 1 L 21/28			H 0 1 L 21/28	L
21/768			21/90	C

審査請求 未請求 請求項の数5 OL (全 9 頁)

(21)出願番号 特願平8-62417

(22)出願日 平成8年(1996)3月19日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 柳田 敏治

東京都品川区北品川6丁目7番35号 ソニー株式会社内


(54)【発明の名称】 酸化シリコン系絶縁膜のプラズマエッチング方法

(57)【要約】

【課題】 SiO_2 や SiOF 等の酸化シリコン系絶縁膜の高選択比、低ダメージ、実用的なエッチングレートならびに低パーティクルレベル等を共に達成しうるプラズマエッチング方法を提供する。

【解決手段】 フッ化炭素系ガスと、 NH_3 や N_2H_4 を含む混合ガスを用い、半導体基板1上の酸化シリコン系絶縁膜3にコンタクトホール5を開孔する。混合ガスの流量比を変更し、2段階エッチングとしてもよい。さらに、イオウの堆積を併用してもよい。

【効果】 被エッチング基板上に堆積するフッ化炭素系ポリマの膜質を強化して対レジストマスク4や対半導体基板1との選択比を向上する。また堆積するCF系ポリマ量を低減できるので、パーティクルレベルも低下する。

 $\text{C}_4\text{F}_8 : \text{NH}_3$

50 20 sccm

50 10

fluorocarbon : NH_3 = 2:5:1 to 5:1

【特許請求の範囲】

【請求項1】 NおよびHを構成元素として含むガス

と、

CおよびFを構成元素として含むガス、とを含む混合ガスをを用い、

下地材料層上の酸化シリコン系絶縁膜をパターニングすることを特徴とする酸化シリコン系絶縁膜のプラズマエッチング方法。

【請求項2】—NおよびHを構成元素として含むガス

と、

CおよびFを構成元素として含むガス、とを含む混合ガスをを用い、

下地材料層上の酸化シリコン系絶縁膜を、前記下地材料層が露出する直前までパターニングする工程と、

前記混合ガス中の、NおよびHを構成元素として含むガスの混合比を高め、

前記下地材料層上の酸化シリコン系絶縁膜の膜厚方向の残部をパターニングする工程とを、

この順に施すことを特徴とする酸化シリコン系絶縁膜のプラズマエッチング方法。

【請求項3】 NおよびHを構成元素として含むガス

と、

放電解離条件下でプラズマ中に遊離のイオウを放出するイオウ系化合物ガス、とを含む混合ガスをを用いるとともに、

被エッチング基板を室温以下に制御しつつ、

下地材料層上の酸化シリコン系絶縁膜をパターニングすることを特徴とする酸化シリコン系絶縁膜のプラズマエッチング方法。

【請求項4】 NおよびHを構成元素として含むガス

は、

NH_3 、 N_2H_4 および NH_4HS のうちのいずれか少なくとも1種であることを特徴とする請求項1ないし3いずれか1項記載の酸化シリコン系絶縁膜のプラズマエッチング方法。

【請求項5】 酸化シリコン系絶縁膜は、

SiO_2 、 SiO_xF_z および $\text{SiO}_x\text{N}_y\text{F}_z$ のうちのいずれか1種であることを特徴とする請求項1ないし3いずれか1項記載の酸化シリコン系絶縁膜のプラズマエッチング方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は高集積度半導体装置等の製造分野で適用される酸化シリコン系絶縁膜のプラズマエッチング方法に関し、更に詳しくは、導電材料等からなる下地材料層上の酸化シリコン系絶縁膜に接続孔を開口する場合等に用いて有用な、酸化シリコン系絶縁膜のプラズマエッチング方法に関する。

【0002】

【従来の技術】LSI等の半導体装置の高集積度化、高

性能化が進展するに伴い、そのデザインルールはハーフミクロンからサブクォータミクロンへと縮小しつつある。これに伴い、酸化シリコン系絶縁膜に微細加工を施し、接続孔等を形成するためのプラズマエッチング方法に対する技術的要求はますます厳しさを増している。

【0003】例えば、半導体デバイスの信号処理の高速化や、半導体素子自体の微細化を図るため、例えばMOSトランジスタにおいては不純物拡散層の接合深さが浅くなっている。またSRAMの負荷抵抗素子として用いられるPMOS-TFTのソース・ドレイン領域に臨む接続孔を開口するデバイス構造がある。このような薄い導電材料層を下地とする酸化シリコン系絶縁膜のプラズマエッチングにおいては、従来以上に下地材料層との選択性に優れ、下地材料層のダメージが少ないプラズマエッチング方法が求められる。

【0004】さらに、対レジストマスクの選択比向上も重要な問題である。微細なデザインルールの半導体装置を安定に製造するために、プラズマエッチング中に生じるレジストマスクの後退による寸法変換差の発生は、極く僅かなレベルのものでも許容され難くなりつつあるからである。

【0005】酸化シリコン系材料膜のプラズマエッチングは、強固なSi-O結合(705kJ/mol)を切断するため、スパッタリング効果のあるイオン性の強いエッチングモードが採用されている。一般的なエッチングガスは CF_4 や C_3F_8 等 を代表とするCF系ガスを主体とするものであり、CF系ガスから解離生成する CF_x^+ の入射イオンエネルギーによるスパッタリング作用と、構成元素である炭素の還元性によるSi-O結合の分断作用、および蒸気圧の大きい反応生成物である SiF_x の生成除去を利用するものである。しかしイオンモードのプラズマエッチングの特徴として、エッチングレートは一般に大きくはない。そこで高速エッチングを指向して入射イオンエネルギーを高めると、エッチング反応は物理的なスパッタリングを主体とする形となり、選択性は低下する。すなわち、CF系ガスによる酸化シリコン系材料層のプラズマエッチングは、高速性と選択性は両立しがたいものであった。

【0006】また従来技術により高い選択比を得るためには、CF系ガスの反応生成物を主体とするフッ化炭素系ポリマを厚く堆積する必要がある、このようなガスケミストリで同一エッチングチャンバ内でプラズマエッチングを重ねると、エッチングレートの低下やパーティクルレベルの悪化を招く。エッチングレートの低下は微細パターンほど顕著に表れ、いわゆるマイクロローディング効果による接続孔の抜け不良が発生する。

【0007】酸化シリコン系絶縁膜のプラズマエッチングにおける選択比を向上するため、CF系ガスに H_2 を添加したり、分子中にHを含む CHF_3 等CHF系ガスを採用する従来技術がある。これはプラズマ中に生成す

10

20

30

40

50

るHラジカル(H^{\bullet})により、プラズマ中の過剰なFラジカル(F^{\bullet})を捕捉し、HFの形でエッチングチャンバ外に除去し、エッチング反応系の実質的なC/F比(C原子とF原子の割合)を増加させる思想にもとづく。C/F比の増加は、エッチングと競合して堆積するフッ化炭素系ポリマ中のF原子の含有量を低減し、イオン入射耐性向上等の膜質強化作用があり、したがってSi等の下地との選択性を向上する効果がある。フッ化炭素系ポリマは、被エッチング膜である酸化シリコン系絶縁膜上ではその表面からスパッタアウトされるO原子と反応して酸化除去されるので実質的には堆積せず、エッチングレートを低下することはない。しかしフッ化炭素系ポリマは、酸化作用を有さないSi等の下地上に専ら堆積し、イオン入射から下地を保護するため実質的なエッチングストップとして機能し、このために選択比が向上するのである。これらC/F比の概念や高選択性が達成される機構については、例えばJ. Vac. Science. Tech., 16(2), 391(1979)に報告されている。

【0008】また最近においては、イオン入射耐性という物理的観点とは異なった立場からフッ化炭素系ポリマの膜質を見直す動向がある。すなわち、F原子リッチなフッ化炭素系ポリマが下地材料層であるSi等の露出面に堆積した場合には、フッ化炭素系ポリマ中のF原子と下地のSi原子とは、単なる吸着あるいは付着にとどまらず、イオンの入射にアシストされて化学反応および反応生成物の脱離過程と進む。この一連の過程は、とりもなおさずエッチング反応であり、対下地材料層の選択比が低下する原因となる。このような観点から、フッ化炭素系ガスにCOを添加し、プラズマ中の過剰な F^{\bullet} をCOF_x等の形で捕捉してC/F比を増加する試みが第40回応用物理学関係連合講演会(1993年春季年会)講演予稿集p614、講演番号31a-ZE-10に報告されている。また同様の観点から、NF₃等の無機フッ素系エッチングガスにCOを添加して余剰の F^{\bullet} を捕捉し、選択比を向上する提案が、例えば米国特許第4,807,016号明細書に開示されている。

【0009】しかしながら、フッ化炭素系ガスにH₂やCOを添加して下地材料層との選択比を向上する手法においては、これら添加ガスの引火性や安全性について十分な配慮が必要である。とりわけクリーンルーム等の閉鎖空間での取り扱いには、検討の余地が大きい。また実用化に当たっては排気ガスの処理設備を新たに設ける必要がある。

【0010】一方半導体装置内での信号伝播の遅延を防止するため、配線間の絶縁膜を低誘電率化し配線間容量を低減する試みがロジックLSI等の高速性を要求される半導体デバイスを主体として鋭意検討されている。低誘電率材料としては一般的な層間絶縁膜材料であるSiO₂にFを添加したSiOFが代表的であり、成膜プロ

セスにおいて従来技術と連続性があることから注目される。一例としてTEOS/O₂/CF₄系原料ガスを用いたプラズマCVD方法が1993 Dry Process Symposium 予稿集p163、講演番号V-2に報告されている。この方法によればSiO₂に6at.%程度のFを含有させることにより、比誘電率は4.1から3.2程度まで低減される。

【0011】しかしながら、SiOFやSiONF等の低誘電率酸化シリコン系絶縁膜のプラズマエッチングにおいては、これら被エッチング膜からエッチング中に逐次 F^{\bullet} が放出され、プラズマ中の F^{\bullet} 濃度を高める。被エッチング膜から放出される F^{\bullet} も、下地材料層であるシリコンや、レジストマスクのエッチャントとなるので、エッチング選択比の確保はSiO₂やPSG、BSG、BPSG等の一般的な酸化シリコン系絶縁膜に比較して一層困難なものとなる。

【0012】

【発明が解決しようとする課題】本発明は、上述したSiOF系絶縁膜をも含む酸化シリコン系絶縁膜のプラズマエッチングに関する各種問題点を解決することをその課題としている。すなわち本発明の課題は、下地材料層上に形成された酸化シリコン系絶縁膜をパターニングするに当たり、対下地材料層および対レジストマスクの選択比に優れ、かつマイクロローディング効果が小さくパーティクル汚染の少ないプラズマエッチング方法を提供することである。

【0013】本発明の別の課題は、エッチングガス系からH₂やCO等、使用にあたって引火性や安全性に検討の余地のあるガスを排除し、また新たに排気ガス処理施設等の設備投資が不要な酸化シリコン系絶縁膜のプラズマエッチング方法を提供することである。

【0014】さらに本発明の別の課題は、配線間容量が低減され信号伝播速度が向上した高集積度半導体装置を安定に製造しうる低誘電率酸化シリコン系絶縁膜のプラズマエッチング方法を提供することである。

【0015】

【課題を解決するための手段】本発明の酸化シリコン系絶縁膜のプラズマエッチング方法は、上述した課題を達成するために提案するものであり、その第1の発明(請求項1)は、NおよびHを構成元素として含むガスと、CおよびFを構成元素として含むガス、とを含む混合ガスを用い、下地材料層上の酸化シリコン系絶縁膜をパターニングすることを特徴とするものである。

【0016】また第2の発明(請求項2)は、NおよびHを構成元素として含むガスと、CおよびFを構成元素として含むガス、とを含む混合ガスを用い、下地材料層上の酸化シリコン系絶縁膜を、下地材料層が露出する直前までパターニングする工程と、この混合ガス中の、NおよびHを構成元素として含むガスの混合比を高め、下地材料層上の酸化シリコン系絶縁膜の膜厚方向の残部を

5

パターンニングする工程とを、この順に施すことを特徴とするものである。下地材料層が露出する直前までパターンニングする工程（ジャストエッチング工程）においては、エッチングレートのおおむね不均一性から、被エッチング基板上の一部において下地材料層が不可避免的に僅かに露出する場合もあり得るが、かかる場合も含むものとする。

【0017】さらに第3の発明（請求項3）は、NおよびHを構成元素として含むガスと、放電解離条件下でプラズマ中に遊離のイオウを放出するイオウ系化合物ガス、とを含む混合ガスを用いるとともに、被エッチング基板を室温以下に制御しつつ、下地材料層上の酸化シリコン系絶縁膜をパターンニングすることを特徴とするものである。

【0018】本発明においてNおよびHを構成元素として含むガスとしては、 NH_3 （mp=-77.7℃、bp=-33.35℃）、 N_2H_4 （mp=2.0℃、bp=113.5℃）および NH_4HS のうちのいずれか少なくとも1種である。このうち、 NH_4HS （Ammonium hydrosulfide）は、 $(\text{NH}_4)_2\text{S}$ （Ammonium Sulfide、-18℃以下で結晶化）の熱分解により生成する化合物である。また本発明で採用するCおよびFを構成元素として含むガスは一般式 C_nF_m あるいはこれらの化合物内のF原子の一部をHで置換した $\text{C}_n\text{H}_l\text{F}_{m-l}$ （ n, m および l はそれぞれ自然数）で表される化合物であり、飽和化合物あるいは不飽和化合物、あるいは鎖状、環状等の分子構造の別を問わない。さらに本発明で用いる放電解離条件下でプラズマ中に遊離のイオウを放出するイオウ系化合物ガスは、具体的には S_2F_2 、 SF_2 、 SF_4 、 S_2F_{10} 、 S_2Cl_2 、 S_3Cl_2 、 SCl_2 、 S_2Br_2 、 S_3Br_2 、 S_2Br 等のハロゲン化イオウ系ガス、および H_2S が例示され、これら単独または組み合わせて使用できる。室温において液状の化合物は、公知の方法で加熱気化して用いればよい。ハロゲン化イオウガスとして一般的な SF_6 は、放電解離条件下でプラズマ中に遊離のイオウを放出することは困難であるので、これを除外する。また室温とは通常の半導体装置の製造プロセスに供するクリーンルームの室温のことであり、通常20～25℃である。

【0019】本発明でエッチングの対象とする酸化シリコン系絶縁膜は、 SiO_2 、 SiO_xF_z および $\text{SiO}_x\text{N}_y\text{F}_z$ （ SiOF および SiONF と略記）のうちのいずれか1種である。またこれら酸化シリコン系絶縁膜に、P、B、As等の不純物を含むものであってもよい。またその成膜方法は減圧CVD法、プラズマCVD法、常圧CVD法、スパッタリング法、塗布焼成法等の別を問わない。

【0020】つぎに作用の説明に移る。いずれの発明にも共通する作用として、NおよびHを構成元素として含むガスが放電解離条件下でプラズマ中に遊離生成するH

6

原子あるいはその活性種のみならず、N原子あるいはその活性種が共同してシリコン材料やレジストマスクのエッチャントとなるフッ素ラジカル（ F^{\bullet} ）を捕捉するので、過剰 F^{\bullet} による選択比低下が防止される。またエッチングと競合して堆積するフッ化炭素系ポリマ中のフッ素含有量が低下するのでカーボンリッチな組成となりその膜質が強化され、入射イオンやラジカルの攻撃に対する耐性が高まり、この面からもシリコン材料やレジストマスクとの選択比が向上する。とりわけ、Fを構成元素とする SiOF 等の低誘電率酸化シリコン系絶縁膜の場合には、エッチング進行中に逐次 F^{\bullet} を放出するのでエッチャントが過剰となり易いが、本発明の採用によりこれら被エッチング膜から放出される F^{\bullet} も捕捉されるので、選択比の低下は効果的に回避される。

【0027】第2の発明においては、ジャストエッチング工程に相当する下地材料層が露出する直前までパターンニングした時点で混合ガスの混合比を変更し、その後のオーバーエッチング工程においてはNおよびHを構成元素として含むガスの混合比を高める。この2段階エッチングにより、ジャストエッチング工程においては実用的な高速エッチングレートを確保できる。さらにオーバーエッチング工程においてはプラズマ中の F^{\bullet} を一層低減し、またより効果的にF含有量の小さいフッ化炭素系ポリマが生成されるので、入射イオンエネルギーを低減した条件でも高選択比エッチングが可能となる。当然これにより下地材料層のイオン照射ダメージも低減される。

【0024】さらに第3の発明においては、被エッチング基板温度が低温制御されることによりラジカル反応が抑制されること、およびイオウ系化合物ガスの解離生成により、被エッチング基板上にはフッ化炭素系ポリマの他にイオウ系材料が堆積することの相乗効果により、 Si 等の対下地材料選択比や対レジストマスク選択比がさらに向上する。一方酸化シリコン系材料層表面では、スパッタリングにより放出されるOにより、CF系ポリマ同様にイオウ系材料は SO や SO_2 となって速やかに除去されるので、エッチングレートの低下は事実上起こらない。したがって、エッチングレートを確保したまま高選択比エッチングが可能となる。酸化シリコン系材料層のパターンニング終了後は、被エッチング基板を約150℃以上に加熱すれば堆積したイオウ系材料は速やかに昇華除去され、被エッチング基板に対するコンタミネーションやパーティクル汚染を残す虞れはない。イオウ系材料は、レジストアッシングの際にレジストと同時に酸化除去することも可能である。なお、堆積するイオウ系材料としては、元素状イオウ、およびイオウが窒化および重合して生成するポリチアジルがある。ポリチアジルはイオウよりさらにイオン入射耐性が大きく、選択比向上やダメージ防止効果が高い。イオウは減圧下約90℃以上、ポリチアジルは約150℃以上で昇華除去可能である。イオウおよびポリチアジルの昇華温度から明らかな

ように、被エッチング基板温度がこれら昇華温度未満であればイオウあるいはポリチアジンは堆積可能である。ただし堆積膜の安定性の観点からは、被エッチング基板温度を室温以下、例えば一般的なクリーンルーム温度である20～25℃以下に制御することが望ましい。

【0026】

【実施例】以下、本発明を一例としてコンタクトホールやビアホール加工に適用した具体的実施例につき、添付図面を参照して説明する。

【0027】実施例1

本実施例は第1の発明を適用し、フッ化炭素系ガスである C_3F_8 と、 NH_3 との混合ガスにより、シリコン基板上の SiO_2 からなる酸化シリコン系絶縁膜をプラズマエッチングしてコンタクトホールを形成した例であり、これを図1(a)～(b)を参照して説明する。

【0028】まず図1(a)に示すように、予め不純物拡散層2等が形成されたSi等の半導体基板1上に、S*

C_3F_8	50	sccm	2.5
NH_3	20	sccm	1
ガス圧力	2.0	Pa	
RF電源パワー密度	2.0	W/cm ²	(13.56MHz)
磁界強度	1.5×10^{-2}	T	
被エッチング基板温度	5	℃	

被エッチング基板温度は、エッチング工程中5℃を維持した。このプラズマエッチング工程においては、 F^+ によるラジカル反応が、主として CF_x^+ のイオン入射にアシストされる形で酸化シリコン系絶縁膜3の異方性エッチングが進行した。エッチングレートは850nm/minであった。

【0030】またプラズマ中には NH_3 の解離により生成したH原子のみならず、N原子あるいはこれら原子の活性種が、 C_3F_8 の解離や被エッチング層から放出される過剰な F^+ を捕捉する。この結果、被エッチング基板上に堆積するフッ化炭素系ポリマ(図示せず)は、F成分の含有量の少ないものであり、高いイオン入射耐性を有していた。フッ化炭素系ポリマは、プラズマエッチングにより露出する下地材料層であるシリコン等の半導体基板、正確には不純物拡散層2上やレジストマスク4上に主として堆積する結果、高い選択比が得られる。すなわち、下地材料層である半導体基板1が露出した段階で、その表面にフッ化炭素系ポリマが堆積するのでエッチングレートは大幅に低下し、この結果高い選択比が達成されるのである。選択比は、対下地材料層が約40、対レジストマスクが約7であった。被エッチング基板にコンタクトホール5が開口された、プラズマエッチング終了後の状態を図1(b)に示す。

【0031】本実施例によれば、 C_3F_8 と NH_3 を含む混合ガスを用いて酸化シリコン系絶縁膜をプラズマエ

C_4F_8	50	sccm	2
NH_3	10	sccm	1

* iO_2 からなる酸化シリコン系絶縁膜3を形成する。この酸化シリコン系絶縁膜は、一例としてTEOS/ H_2O/O_2 系のソースガスを用い、プラズマCVDにより成膜したものである。酸化シリコン系絶縁膜3の厚さは一例として500nmである。つぎに化学増幅型レジストとKrFエキシマレーザリソグラフィにより、0.25μmの開口径を有するレジストマスク4を接続孔開口位置にパターンニングする。ここまで形成した図1(a)に示すサンプルを、被エッチング基板とする。

10 【0029】つぎにこの被エッチング基板を磁場を併用したマグネトロンRIE装置の基板ステージ上に載置し、下記条件により酸化シリコン系材料層3の露出部分をプラズマエッチングする。なお基板ステージは、アルコー系冷媒が循環する冷却配管と抵抗加熱ヒータおよび温度センサ等を内蔵することにより、0℃以下に温度制御できるものである。

C_3F_8	50	sccm	2.5
NH_3	20	sccm	1
ガス圧力	2.0	Pa	
RF電源パワー密度	2.0	W/cm ²	(13.56MHz)
磁界強度	1.5×10^{-2}	T	
被エッチング基板温度	5	℃	

※ エッチングすることにより、高い選択比と均一性を共に満たすコンタクトホール開口プロセスが達成できた。

【0032】実施例2

本実施例は、同じく第1の発明を適用し、 C_4F_8 と、 NH_3 を含む混合ガスにより、下層配線上の低誘電率酸化シリコン系絶縁膜をプラズマエッチングしてビアホールを開口した例であり、これを図2(a)～(b)を参照して説明する。

【0033】本実施例で採用した図2(a)に示す被エッチング基板は、下層層間絶縁膜6上に例えば不純物を含む多結晶シリコンからなる下層配線7と $SiOF$ からなる低誘電率酸化シリコン系絶縁膜30が形成され、さらに下層配線7に臨む、例えば0.25μmの開口部が設けられたレジストマスク4を形成したものである。低誘電率酸化シリコン系絶縁膜30は一例としてTEOS/ $C_2F_6/H_2O/O_2$ 系の原料ガスを用いたプラズマCVDにより形成したものであり、その厚さ例えば500nmである。このプラズマCVD法は本願出願人が特願平6-97631号明細書として出願したものであり、残留水酸基や有機物が少なく、またステップカバレージにも優れたものである。

【0034】この被エッチング基板を前実施例と同じマグネトロンRIE装置の基板ステージ上に載置し、下記条件により低誘電率酸化シリコン系絶縁膜30の露出部分をプラズマエッチングする。

C_4F_8	50	sccm	2
NH_3	10	sccm	1

9

10

ガス圧力	2.0 Pa
RF電源パワー密度	2.0 W/cm ² (13.56MHz)
磁界強度	1.5×10 ⁻² T
被エッチング基板温度	5 °C

被エッチング基板温度は、エッチング工程中5°Cを維持した。このプラズマエッチング工程においては、F* によるラジカル反応が、主としてCF_x* のイオン入射にアシストされる形で低誘電率酸化シリコン系絶縁膜30の異方性エッチングが進行した。エッチングレートは850nm/minであった。

【0035】またプラズマ中にはNH₃の解離により生成したH原子のみならずN原子あるいはこれらの原子の活性種が、C₃F₈の解離や被エッチング層から放出される過剰なF*を捕捉するので、エッチングの選択比は下地材料層である多結晶シリコンからなる下層配線7に対して約40、レジストマスク4に対し約6の値が得られた。ビアホール8が開口された、プラズマエッチング終了後の状態を図2(b)に示す。本実施例によれば、C₃F₈とNH₃を含む混合ガスを用いて低誘電率酸化シリコン系絶縁膜をプラズマエッチングすることによ

*り、高い選択比と均一性を共に満たすビアホール開口プロセスが達成できた。

【0036】実施例3

本実施例は第2の発明を適用し、シリコン基板上のSiO₂からなる酸化シリコン系絶縁膜を、フッ化炭素系ガスであるC₃F₈と、N₂H₄を含む混合ガスにより、その混合比を変えて2段階プラズマエッチングしてコンタクトホールを形成した例であり、これを図3(a)~(c)を参照して説明する。

【0037】図3(a)に示す被エッチング基板は前実施例1で参照した図1(a)に示す被エッチング基板と同様であるので重複する説明は省略する。この被エッチング基板をマグネトロンRIE装置の基板ステージ上に載置し、下記条件により酸化シリコン系材料層3の露出部分を下地材料層が露出する直前までプラズマエッチングする。

C ₃ F ₈	50 sccm
N ₂ H ₄	10 sccm
ガス圧力	2.0 Pa
RF電源パワー密度	2.2 W/cm ² (13.56MHz)
磁界強度	1.5×10 ⁻² T
被エッチング基板温度	15 °C

エッチングの終点は、予め同一のエッチング条件で酸化シリコン系絶縁膜3のエッチングレートを求めておき、時間制御により決定した。第1段のプラズマエッチング終了後の状態を図3(b)に示す。コンタクトホール開口予定個所の凹部底面には、酸化シリコン系絶縁膜の残余部3aが見られる。本エッチング工程は基本的には前実施例1と同様の原理にもとづきエッチングが進行する※

※が、RF電源パワー密度と被エッチング基板温度を高めた条件を採用したのでエッチングレートは1200nm/minとなった。

【0038】つぎにN₂H₄の混合比を高めた下記プラズマエッチング条件に切り替え、酸化シリコン系絶縁膜の残余部3aを除去する。

C ₃ F ₈	40 sccm
N ₂ H ₄	20 sccm
ガス圧力	2.0 Pa
RF電源パワー密度	1.2 W/cm ² (13.56MHz)
磁界強度	1.5×10 ⁻² T
被エッチング基板温度	15 °C

本オーバーエッチング工程においては、N₂H₄の混合比を高めたことによりF*が有効に補足されたこと、およびRF電源パワー密度を低減したことの寄与により、エッチング選択比は対下地材料層が約60、対レジストマスクが約9であった。酸化シリコン系絶縁膜3にコンタクトホール5が開口されたプラズマエッチング終了後の状態を図3(c)に示す。

【0039】本実施例によれば、N₂H₄の混合比を変更する2段階エッチング条件の採用により、高い選択比、均一性および高スルーアットをともに満たす酸化シリコン系絶縁膜のプラズマエッチングが可能となる。★50

40★【0040】実施例4

本実施例は本願の第3の発明を適用し、CF₄/NH₃/S₂F₂混合ガスにより下層配線上の低誘電率酸化シリコン系絶縁膜をプラズマエッチングしてビアホールを開口した例であり、これを再度図2(a)~(b)を参照して説明する。

【0041】本実施例で採用した図2(a)に示す被エッチング基板は、先の実施例2で説明したものと同一であるので重複する説明は省略する。この被エッチング基板を、基板バイアス印加型ICP(Inductively Coupled Plasma)エッチング装置

11

の基板ステージ上に載置し、下記条件により低誘電率酸化シリコン系絶縁膜30の露出部分をプラズマエッチングする。このエッチング装置の基板ステージは、チラーにより冷却したアルコール系冷媒を循環することにより被エッチング基板を数十℃に冷却できる機構を有する。

CF ₄	20	sccm
NH ₃	20	sccm
S ₂ -F ₂	2.0	s.c.c.m
ガス圧力	0.8	Pa
ICP電源	1000	W (2.0MHz)
基板バイアス電圧	300	V
被エッチング基板温度	-30	℃

被エッチング基板温度は、エッチング工程中-30℃を維持した。このプラズマエッチング工程においては、CF₄およびS₂F₂の解離によりプラズマ中に生じたF⁺によるラジカル反応が、主としてCF₄⁺のイオン入射にアシストされる形で低誘電率酸化シリコン系絶縁膜30の異方性エッチングが進行した。エッチングレートは950nm/minであった。

【0042】またプラズマ中にはNH₃の解離により生成したH原子のみならずN原子、あるいはこれら原子の活性種が過剰なF⁺を捕捉すること、および低温冷却によりF⁺自体の活性が抑制されていること、さらにF含有量の少ない強固なフッ化炭素系ポリマに加えてイオウ系材料の堆積を併用しうること等の効果により、エッチングの選択比は実施例3と比較してさらに高い値が得られた。またイオウの堆積分だけフッ化炭素系ポリマの堆積量を低減することが可能であり、この結果マイクロローディング効果も有効に低減された。プラズマエッチング終了後の状態を図2(b)に示す。本実施例により堆積するイオウ系材料は、元素状イオウおよびポリチアジルの混合物であった。

【0043】本実施例によれば、CF₄とNH₃の混合ガスに、さらにS₂F₂を添加し、被エッチング基板を室温以下に制御しながら低誘電率酸化シリコン系絶縁膜をバターニングすることにより、高い選択比と下地材料層に与える低ダメージ性をともに達成することができる。特に本実施例においては、プラズマエッチング終了後、基板ステージを150℃以上に加熱することにより、被エッチング基板上や基板ステージ近傍に堆積したイオウ系材料は容易に昇華除去でき、パーティクル汚染やコンタミネーション汚染を惹起することがない。またフッ化炭素系ポリマの堆積を低減でき、被エッチング基板の処理枚数を重ねて連続処理を行っても、フッ化炭素系ポリマ過剰なチャンバ内雰囲気が形成されることなく、エッチングレートの低下やマイクロローディング効果が発生することはない。またチャンバ内のパーティクルレベルが増加することもない。

【0044】以上、本発明を4つの実施例により説明し

12

たが、本発明はこれら実施例に何ら限定されるものではない。

【0045】例えば、NとHを構成元素として含むガスとしてNH₃とN₂H₄を例示したが、先述したようにNH₄HSを用いることも可能である。またCとFを構成元素として含むガスとしてC₄F₈とC₃F₈およびCF₄を例示したが、飽和、不飽和を問わず他のCF系ガスを単独または組み合わせて用いることができる。F原子の一部がHに置換されたCHF系ガスをを用いてもよい。同じく、F原子の一部がClやBr等他のハロゲン原子に置換された化合物であってもよい。

【0046】放電解離条件下でプラズマ中に遊離のイオウを放出しうるハロゲン化イオウ系ガスとして、S₂F₂を代表としてとりあげたが、これ以外にSF₂、SF₄、S₂F₁₀、S₂Cl₂、S₃Cl₂、SCl₂、S₂Br₂、S₃Br₂、およびS₂Br₁₀が例示され、これら単独または組み合わせて使用できる。H₂Sは単独ではエッチング作用はないので、CF系ガスや他のハロゲン系ガスと併用する必要がある。

【0047】低誘電率酸化シリコン系絶縁膜としてSiOFを例示したが、窒素を含有するSiONFであってもよい。これらにさらにP、BおよびAs等の不純物を含有していてもよい。あるいはSiO₂やPSG、BP SG、Si₃N₄等一般的な誘電体材料との積層構造膜であってもよい。レジストマスクを使用しないセルフアラインコンタクトへの適用も可能である。またコンタクトホールやビアホール加工に限らず、LDDサイドウォールスペース加工等、下地材料層との高選択比が要求される各種プラズマエッチングにも適用可能である。

【0048】その他、被エッチング基板の構造、プラズマエッチング装置、プラズマエッチング条件等、本発明の技術的思想の範囲内で適宜選択して適用することが可能である。

【0049】

【発明の効果】以上の説明から明らかなように、本願の第1の発明によればプラズマ中のF⁺の制御、および被エッチング基板上に堆積するフッ化炭素系ポリマ中のF含有量の制御により、酸化シリコン系絶縁膜の高選択比エッチングが可能となる。

【0050】第2の発明によれば、混合ガスの組成比を変えた2段階エッチングの採用により高スルーパット加工に加え、上記効果を徹底できる。

【0051】第3の発明によれば、イオウあるいはポリチアジルの堆積を併用することにより、一層の選択比の向上と低ダメージに加え、マイクロローディング効果の低減および低汚染の効果が得られる。

【0052】以上の効果により、本発明によれば高集積度半導体装置を安定に製造することが可能な酸化シリコン系絶縁膜のプラズマエッチング方法を提供できる。

【図面の簡単な説明】

13

【図1】本発明のプラズマエッチング方法を適用した実施例1を、その工程順に説明する概略断面図であり、

(a)は酸化シリコン系絶縁膜上にコンタクトホール開口用のレジストマスクを形成した状態、(b)は酸化シリコン系絶縁膜をパターニングしてコンタクトホールを完成した状態である。

【図2】本発明のプラズマエッチング方法を適用した実施例2および4を、その工程順に説明する概略断面図であり、(a)は低誘電率酸化シリコン系絶縁膜上にビアホール開口用のレジストマスクを形成した状態、(b)

は低誘電率酸化シリコン系絶縁膜をパターニングしてビアホールを完成した状態である。

【図3】本発明のプラズマエッチング方法を適用した実

14


施例3を、その工程順に説明する概略断面図であり、

(a)は酸化シリコン系絶縁膜上にコンタクトホール開口用のレジストマスクを形成した状態、(b)は酸化シリコン系絶縁膜を下地材料層が露出する直前までパターニングした状態、(c)は酸化シリコン系絶縁膜の膜厚方向の残部をパターニングしてコンタクトホールを完成した状態である。


【符号の説明】

1…半導体基板、2…不純物拡散層、3…酸化シリコン系絶縁膜、3a…酸化シリコン系絶縁膜の残余部、4…レジストマスク、5…コンタクトホール、6…下層層間絶縁膜、7…下層配線、8…ビアホール、30…低誘電率酸化シリコン系絶縁膜




【図1】



【図2】



【図3】



CLIPPEDIMAGE= JP409260350A

PAT-NO: JP409260350A

DOCUMENT-IDENTIFIER: JP 09260350 A

TITLE: PLASMA ETCHING METHOD OF OXIDE SILICON-BASED INSULATING FILM

PUBN-DATE: October 3, 1997

INVENTOR-INFORMATION:

NAME

YANAGIDA, TOSHIHARU

ASSIGNEE-INFORMATION:

NAME

SONY CORP

COUNTRY

N/A

APPL-NO: JP08062417

APPL-DATE: March 19, 1996

INT-CL (IPC): H01L021/3065;C23F004/00 ;H01L021/28 ;H01L021/768

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain excellent selection ratio to substratum material layers and a resist mask, and reduce microloading effect and particle contamination, by using mixture gas which contains gas containing N and H as constituent elements and gas containing C and F as constituent elements.

SOLUTION: A silicon oxide-based insulating film 3 on substratum material layers 1, 2 is patterned by using mixture gas which contains gas containing N and H as constituent elements and gas containing C and F as constituent elements. For example, the silicon oxide-based insulating film 3 composed of SiO_2 is formed on a semiconductor substrate 1 of Si or the like on which an impurity diffusion layer 2 or the like is previously formed. A resist mask 4 having an aperture diameter of $0.25\mu\text{m}$ is patterned on a connection hole aperture position. Then an exposed part of the silicon oxide-based insulating film 3 is plasma etched with mixture gas of C_3F_8 and NH_3 by using a magnetron RIE equipment which jointly uses an magnetic field, and a contact hole 5 is formed.

COPYRIGHT: (C)1997,JPO

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[The technical field to which invention belongs] the silicon-oxide system insulator layer on the furring layer which this invention becomes from an electrical conducting material etc. in more detail about the plasma etching method of the silicon-oxide system insulator layer applied in manufacture fields, such as a highly-integrated semiconductor device, -- connection -- it uses, when carrying out opening of the hole, and it is related with the useful plasma etching method of a silicon-oxide system insulator layer

[0002]

[Description of the Prior Art] The high integration of semiconductor devices, such as LSI, and highly efficient-ization follow on progressing, and the design rule is reduced from a half micron to a sub quarter micron. this -- following -- a silicon-oxide system insulator layer -- micro processing -- giving -- connection -- the technical demand to the plasma etching method for forming a hole etc. is increasing severity increasingly

[0003] For example, in order to attain improvement in the speed of signal processing of a semiconductor device, and detailed-ization of the semiconductor device itself, in the MOS transistor, the junction depth of an impurity diffusion layer is shallow. moreover, the connection which attends the source drain field of PMOS-TFT used as a load resistance element of SRAM -- there is device structure which carries out opening of the hole in the plasma etching of the silicon-oxide system insulator layer which makes a ground such a thin electrical conducting material layer, it excels in selectivity with the layer for furring more than before, and the plasma etching method with few damages of a furring layer is searched for.

[0004] Furthermore, the improvement in a selection ratio of the mask for a resist is also an important problem. generating of the size conversion difference by retreat of the resist mask produced during plasma etching in order to manufacture the semiconductor device of a detailed design rule stably -- **** -- it is because the thing of slight level is also becoming is also hard to be permitted

[0005] Since the plasma etching of a silicon-oxide system material film needs to cut as firm Si-O combination (705 kJ/mol), the ionicity powerful etching mode in which there is the sputtering effect is adopted. general etching gas -- CF₄ C₃ F₈ etc. -- CF_x+ which makes a subject CF system gas made into representation, and carries out dissociation generation from CF system gas SiF_x which are the sputtering operation by the incidence ion energy, a fragmentation operation of the Si-O combination by reducing [of the carbon which is a composition element], and a resultant with large vapor pressure Generation removal is used. However, generally as a feature of the plasma etching in ion mode, an etching rate is not large. Then, if it points to high-speed etching and an incidence ion energy is raised, an etching reaction will serve as a form which makes physical sputtering a subject, and selectivity will fall. That is, the plasma etching of the silicon-oxide system material layer by CF system gas was that with which rapidity and selectivity can be easily incompatible.

[0006] Moreover, if it is necessary to deposit thickly the carbon fluoride system polymer which makes the resultant of CF system gas a subject and plasma etching is repeated within the same etching chamber by such gas chemistry in order to obtain a high selection ratio with the conventional technology, the fall of an etching rate and aggravation of particle level will be caused. connection the fall of an etching rate appears notably as a detailed pattern, and according to the so-called micro loading effect -- the poor omission of a hole occurs

[0007] in order to improve the selection ratio in the plasma etching of a silicon-oxide system insulator layer -- CF system gas -- H₂ CHF₃ which adds or contains H in a molecule etc. -- there is the conventional technology which adopts CHF system gas By H radical (H*) generated in plasma, this catches superfluous F radical in plasma (F*), removes it out of an etching chamber in the form of HF, and is based on the thought to which the substantial C/F ratio (rate of C atom and F atom) of the etching system of reaction is made to increase. The increase in an C/F ratio has the effect which the content of F atom in the carbon fluoride system polymer which competes with etching and is deposited is reduced, and there is membranous potentiation, such as improvement in ion incidence resistance, therefore improves selectivity with grounds, such as Si. On the silicon-oxide system insulator layer which is an etched film, since it reacts with O atom by which spatter out is carried out and oxidization removal is carried out from the front face, a carbon fluoride system polymer is not deposited substantially, and it does not fall an etching rate. However, a carbon fluoride system polymer is chiefly deposited on grounds, such as Si which does not have the oxidation, it functions as a substantial etching stopper in order to protect a ground from ion incidence, and for this reason, its selection ratio improves. The mechanism in which the concept and high selectivity of these C/F ratio are

attained is reported, for example to J.Vac.Science.Tech, 16 (2), and 391 (1979).

[0008] Moreover, in recently, there is a trend which improves the membrane quality of a carbon fluoride system polymer from a different position from the physical viewpoint of ion incidence resistance. That is, when a rich carbon fluoride system polymer accumulates on exposed surfaces, such as Si which is a furring layer, F atom, F atom in a carbon fluoride system polymer and Si atom of a ground do not remain in mere adsorption or mere adhesion, but the incidence of ion is aided with them, and they advance with a chemical reaction and the desorption process of a resultant. this process of a series of -- also taking -- it does not correct, but it is an etching reaction and becomes the cause that the selection ratio of the layer for furring falls the carbon fluoride system gas from such a viewpoint -- CO -- adding -- superfluous F* in plasma COFx etc. -- the attempt which catches in a form and increases an C/F ratio is reported to the collection p614 of the 40th applied-physics relation union lecture meeting (1993 spring annual conventions) lecture drafts, and lecture number 31 a-ZE -10 moreover, the same viewpoint to NF3 etc. -- inorganic fluorine system etching gas -- CO -- adding -- excessive F* It catches and the proposal which improves a selection ratio is indicated by for example, the U.S. Pat. No. 4,807,016 specification.

[0009] However, it is H₂ to carbon fluoride system gas. In the technique of adding CO and improving a selection ratio with a furring layer, sufficient consideration is required about the inflammability of these addition gas, or safety. To the handling-by closing space, such as a clean room, the room of examination is especially large. Moreover, it is necessary to newly form a processing facility of exhaust gas in utilization.

[0010] On the other hand, in order to prevent delay of signal propagation within a semiconductor device, the attempt which forms the insulator layer during wiring into a low dielectric constant, and reduces the capacity between wiring is wholeheartedly examined considering the semiconductor device of which rapidity, such as Logic LSI, is required as a subject. It is SiO₂ which is a general layer insulation film material as a low dielectric constant material. SiOF which added F is typical and it is observed also from there being the conventional technology and a continuity in a membrane formation process. They are TEOS/O₂ / CF₄ as an example. The plasma CVD method using system material gas is 1993. DryProcess Symposium It is reported to the collection p163 of drafts, and the lecture number V-2. According to this method, it is SiO₂. By making F about 6at(s).% contain, specific inductive capacity is reduced to 4.1 to about 3.2.

[0011] However, it sets to the plasma etching of low dielectric constant silicon-oxide system insulator layers, such as SiOF and SiONF, and is F* serially during etching from the film etched [these]. It is emitted and is F* in plasma. Concentration is raised. F* emitted from an etched film Since it becomes the silicon which is a furring layer, and etchant of a resist mask, reservation of etch selectivity is SiO₂. As compared with general silicon-oxide system insulator layers, such as PSG, BSG, and BPSG, it will become much more difficult.

[0012]

[Problem(s) to be Solved by the Invention] this invention makes it the technical problem to solve the various troubles about the plasma etching of the silicon-oxide system insulator layer also containing the SiOF system insulator layer mentioned above. That is, in case the technical problem of this invention carries out patterning of the silicon-oxide system insulator layer formed on the furring layer, it excels in the selection ratio of the layer for furring, and the mask for a resist, and a micro loading effect is offering the small plasma etching method with little particle contamination.

[0013] Another technical problem of this invention is H₂ from an etching gas system. It is that CO etc. eliminates the gas which has the room of examination in inflammability or safety in use, and plant-and-equipment investment of an exhaust air gassing institution etc. newly offers the plasma etching method of an unnecessary silicon-oxide system insulator layer.

[0014] Technical problem that this invention is still more nearly another is offering the plasma etching method of the low dielectric constant silicon-oxide system insulator layer which can manufacture stably the highly-integrated semiconductor device whose signal propagation velocity's capacity between wiring was reduced and improved.

[0015]

[Means for Solving the Problem] The plasma etching method of the silicon-oxide system insulator layer of this invention is proposed in order to attain the technical problem mentioned above, and the 1st invention (claim 1) is characterized by carrying out patterning of the silicon-oxide system insulator layer on a furring layer using the mixed gas containing the gas which contains N and H as a composition element, and the gas which contains C and F as a composition element.

[0016] Moreover, the gas by which the 2nd invention (claim 2) contains N and H as a composition element, The process which carries out patterning of the silicon-oxide system insulator layer on a furring layer using the mixed gas containing the gas which contains C and F as a composition element until just before a furring layer is exposed, The mixing ratio of the gas which contains N and H in this mixed gas as a composition element is raised, and it is characterized by giving the process which carries out patterning of the remainder of the direction of thickness of the silicon-oxide system insulator layer on a furring layer to this order. Although a furring layer may be slightly exposed from the slight heterogeneity of an etching rate unescapable in the part on an etched substrate in the process (just-etching process) which carries out patterning until just before a furring layer is exposed, also in this case, it shall contain.

[0017] Furthermore, it is characterized by carrying out patterning of the silicon-oxide system insulator layer on a furring layer, the 3rd invention (claim 3) controlling an etched substrate below to a room temperature while using the mixed gas containing the gas which contains N and H as a composition element, and the sulfur system compound gas which may emit the sulfur of isolation into plasma under electric discharge dissociation conditions.

[0018] As gas which contains N and H as a composition element in this invention, even if few [~~CONNH3~~ (mp=-77.7 degree C, bp=33.35 degree C) N₂H₄ and (mp=2.0 degree C, bp=113.5 degree C) the NH₄ HS(s)] either, it is one sort. Among these,

NH₄ HS (Ammonium Hydrosulfide) is a compound generated by the pyrolysis of 2 (NH₄) S (it crystallizes Ammonium Sulfide and less than [-18 degree C]). Moreover, the gas which contains C and F which are adopted by this invention as a composition element is a compound expressed with C_n H_l F_m-I (n, m, and I are the natural number, respectively) which replaced some F atoms in general formulas C_n F_m or these compounds by H, and does not ask the exception of the molecular structures, such as the shape of a saturated compound, an unsaturated compound, or a chain, and annular. The sulfur system compound gas which may emit the sulfur of isolation into plasma under the electric discharge dissociation conditions of furthermore using by this invention specifically, halogenation sulfur system gas, such as S₂ F₂, SF₂, SF₄, S₂ F₁₀, S₂ Cl₂, S₃ Cl₂, SCI₂, S₂ Br₂, S₃ Br₂, and S₂ Br, and H₂ S illustrate -- having -- these -- independent -- or it can be combined and used What is necessary is for a liquefied compound to carry out heating evaporation and just to use it by the well-known method, in a room temperature. General SF₆ as halogenation sulfur gas Since it is difficult to emit the sulfur of isolation into plasma under electric discharge dissociation conditions, this is excepted. Moreover, a room temperature is a room temperature of the clean room with which the manufacture process of the usual semiconductor device is presented, and is usually 20-25 degrees C.

[0019] The silicon-oxide system insulator layer made into the object of etching by this invention is: SiO₂ and SiO_x F_z. And it is any one sort in SiO_x N_y F_z (SiOF and SiONF, and brief sketch). Moreover, impurities, such as P, B, and As, may be included in these silicon-oxides system insulator layer. Moreover, the membrane formation method does not ask exceptions, such as reduced pressure CVD, a plasma CVD method, ordinary-pressure CVD, the sputtering method, and the application calcinating method.

[0020] It moves to explanation of the operation to the next. Since the fluorine radical (F*) from which H atom in which the gas which contains N and H as a composition element carries out isolation generation into plasma under electric discharge dissociation conditions as an operation common to any invention, or not only its active species but N atom or its active species serves as silicon material and etchant of a resist mask jointly is caught, it is excess F*. The selection-ratio fall to depend is prevented. moreover -- since it competes with etching and the fluorine content in the carbon fluoride system polymer to deposit falls -- carbon -- it becomes rich composition, the membranous quality is strengthened, the resistance over incidence ion or a radical attack increases, and a selection ratio with silicon material or a resist mask improves also from this field In the case of low dielectric constant silicon-oxide system insulator layers, such as SiOF which uses F as a composition element, it is especially F* serially during etching advance. F* emitted by adoption of this invention from the film etched these] although etchant tends to become superfluous since it emits Since it is caught, the fall of a selection ratio is avoided effectively.

[0027] In the 2nd invention, until just before the furring layer equivalent to a just-etching process is exposed, when patterning is carried out, the mixing ratio of mixed gas is changed, and the mixing ratio of the gas which contains N and H as a composition element in a subsequent over etching process is raised. By this 2 stage etching, a practical high-speed etching rate is securable in a just-etching process. Furthermore, it sets at an over etching process, and is F* in plasma. Since it decreases further and the small carbon fluoride system polymer of F content is generated more effectively, high selection-ratio etching is attained also on the conditions which reduced the incidence ion energy. Naturally thereby, the ion irradiation damage of a furring layer is also reduced.

[0024] Selection ratios for furring, such as Si, and the mask selection ratio for a resist improve further according to the synergistic effect of the sulfur system material other than a carbon fluoride system polymer depositing on an etched substrate in the 3rd invention by that radical reaction is suppressed by carrying out low-temperature control of the etched substrate temperature, and dissociation generation of sulfur system compound gas furthermore. Sulfur system material is SO and SO₂ like CF system polymer by O emitted by sputtering on a silicon-oxide system material layer front face on the other hand. Since it becomes and is removed promptly, the fall of an etching rate does not take place as a matter of fact. Therefore, quantity selection-ratio etching is attained, with an etching rate secured. Sublimation removal of the sulfur system material deposited when after the patterning end of a silicon-oxide system material layer heated the etched substrate at about 150 degrees C or more is carried out promptly, and there is no possibility of leaving the contamination and particle contamination to an etched substrate. Sulfur system material can also carry out oxidization removal simultaneously with a resist in the case of resist-ashing. In addition, as a sulfur system material to deposit, there is a polythiazyl which nitrides and carries out [a polythiazyl] a polymerization and element-like sulfur and sulfur generate. Ion incidence resistance of a polythiazyl is still larger, and the improvement in a selection ratio and its damage prevention effect are higher than sulfur. The sulfur of about 90 degrees C or more and a polythiazyl is possible for sublimation removal at about 150 degrees C or more under reduced pressure. If etched substrate temperature is under these sublimation temperature so that clearly from sulfur and the sublimation temperature of a polythiazyl, sulfur or a polythiazyl can be deposited. However, it is desirable to control etched substrate temperature from a viewpoint of the stability of a deposition film at 20-25 degrees C or less which is below a room temperature, for example, general clean room temperature.

[0026]

[Example] Hereafter, this invention is explained with reference to an accompanying drawing about the concrete example which made an example and was applied to a contact hole or beer hall processing.

[0027] C3 is which example this example applies the 1st invention, and is carbon fluoride system gas mixed gas with NH₃ -- SiO₂ on a silicon substrate from -- it is the example which carried out plasma etching of the becoming silicon-oxide system insulator layer, and formed the contact hole, and this is explained with reference to drawing 1 (a) - (b)

[0028] the semiconductor substrates 1 top, such as Si in which the impurity diffusion layer 2 grade was beforehand formed as first shown in drawing 1 (a), -- SiO₂ from -- the becoming silicon-oxide system insulator layer 3 is formed This silicon-oxide system insulator layer is TEOS/H₂ O/O₂ as an example. Membranes are formed by plasma CVD using the source gas of a system. The thickness of the silicon-oxide system insulator layer 3 is 500nm as an example. Next, patterning of the resist mask 4 which has a 0.25-micrometer diameter of opening is carried out to a connection hole opening position with a chemistry amplification type resist and KrF excimer laser lithography. Let the sample shown in drawing 1 (a) formed so far be an etched substrate.

[0029] Next, this etched substrate is laid on the substrate stage of the magnetron RIE system which used the magnetic field together, and plasma etching of the part for the outcrop of the silicon-oxide system material layer 3 is carried out according to the following conditions. In addition, a substrate stage can carry out a temperature control to 0 degree C or less by building in cooling piping and the resistance heating heater through which an alcoholic system refrigerant circulates, a temperature sensor, etc.

C3 F8 50 sccm NH₃ 20 sccm Gas pressure 2.0 Pa RF power supply power density 2.0 W/cm² (13.56MHz) magnetic field strength 1.5×10^{-2} T Etched substrate temperature etched [5 **] substrate temperature -- etching -- in process -- 5 degrees C was maintained It sets at this plasma etching process, and is F*. The radical reaction to depend is mainly CF_x+. The anisotropic etching of the silicon-oxide system insulator layer 3 advanced in the form with which ion incidence is aided. The etching rates were 850 nm/min.

[0030] Moreover, in plasma, it is NH₃. The active species of not only H atom generated by maceration but N atom or these atoms is C3 F8. Superfluous F* emitted from maceration or an etched layer It catches. Consequently, the carbon fluoride system polymer (not shown) deposited on an etched substrate had few contents of F component, and had high ion incidence resistance. Semiconductor substrates, such as silicon which is the furring layer which exposes a carbon fluoride system polymer by plasma etching, and as a result of mainly depositing on the impurity diffusion layer 2 and the resist mask 4 correctly, a high selection ratio is obtained. That is, it is the stage which the semiconductor substrate 1 which is a furring layer exposed, and since a carbon fluoride system polymer accumulates on the front face, an etching rate falls sharply and, as a result, a high selection ratio is attained. The layer for furring was [about 40 and the mask for a resist of the selection ratio] about 7. The state after a plasma etching end where opening of the contact hole 5 was carried out to the etched substrate is shown in drawing 1 (b).

[0031] According to this example, it is C3 F8. NH₃ By carrying out ~~plasma etching of the silicon-oxide system insulator layer~~ using the included mixed gas, the contact hole opening process of ~~fulfilling both high selection ratios and homogeneity~~ has been attained.

[0032] Similarly example 2 this example applies the 1st invention, and is C4 F8. NH₃ It is the example which carried out plasma etching of the low dielectric constant silicon-oxide system insulator layer on lower layer wiring, and carried out opening of the beer hall by the included mixed gas, and this is explained with reference to drawing 2 (a) - (b).

[0033] On the lower layer layer insulation film 6, the low dielectric constant silicon-oxide system insulator layer 30 which consists of lower layer wiring 7 which consists of polycrystal silicon containing an impurity, and SiOF is formed, and the etched substrate shown in drawing 2 (a) adopted by this example forms the resist mask 4 with which 0.25-micrometer opening was further faced for example, prepared in the lower layer wiring 7. The low dielectric constant silicon-oxide system insulator layer 30 is TEOS/C₂ F₆ / H₂ O/O₂ as an example. It forms by the plasma CVD using the material gas of a system, and is the thickness; for example, 500nm. An applicant for this patent applies as a Japanese-Patent-Application-No. No. 97631 [six to] specification, there are little remains hydroxyl group and organic substance, and this plasma CVD method excels [organic substance] also in step coverage.

[0034] This etched substrate is laid on the substrate stage of the same magnetron RIE system as a last example, and plasma etching of the part for the outcrop of the low dielectric constant silicon-oxide system insulator layer 30 is carried out according to the following conditions.

C4 F8 50 sccm NH₃ 10 sccm Gas pressure 2.0 Pa RF power supply power density 2.0 W/cm² (13.56MHz) magnetic field strength 1.5×10^{-2} T Etched substrate temperature etched [5 **] substrate temperature -- etching -- in process -- 5 degrees C was maintained It sets at this plasma etching process, and is F*. The radical reaction to depend is mainly CF_x+. The anisotropic etching of the low dielectric constant silicon-oxide system insulator layer 30 advanced in the form with which ion incidence is aided. The etching rates were 850 nm/min.

[0035] Moreover, in plasma, it is NH₃. The active species of not only H atom generated by maceration but N atoms or these atoms is C4 F8. Superfluous F* emitted from maceration or an etched layer Since it caught, about 6 value was acquired to about 40 and the resist mask 4 to the lower layer wiring 7 which consists of polycrystal silicon whose selection ratio of etching is a furring layer. The state after a plasma etching end where opening of the beer hall 8 was carried out is shown in drawing 2 (b). According to this example, it is C4 F8. NH₃ By carrying out plasma etching of the low dielectric constant silicon-oxide system insulator layer using the included mixed gas, the beer hall opening process of ~~fulfilling both high selection ratios and homogeneity~~ has been attained.

[0036] example 3 this example -- the 2nd invention -- applying -- SiO₂ on a silicon substrate from -- C3 F8 which is carbon fluoride system gas about the becoming silicon-oxide system insulator layer N2 H₄ It is the example which changed and carried out 2 stage plasma etching of the mixing ratio by the included mixed gas, and formed the contact hole, and this is explained with reference to drawing 3 (a) - (c).

[0037] The explanation which overlaps since the etched substrate shown in drawing 3 (a) is the same as the etched substrate shown in drawing 1 (a) referred to in the last example 1 is omitted. This etched substrate is laid on the substrate stage of a magnetron RIE system, and plasma etching is carried out until just before a furring layer exposes a part for the outcrop of the silicon-oxide system material layer 3 according to the following conditions.

C3 F8 50 sccm N2 H4 10 sccm Gas pressure 2.0 Pa RF power supply power density 2.2 W/cm² (13.56MHz)
Magnetic field strength 1.5×10^{-2} T Etched substrate temperature The terminal point of 15 ** etching asks for the etching rate of the silicon-oxide system insulator layer 3 on the same etching conditions beforehand, and determined it with time control. The state after the 1st-step plasma etching end is shown in drawing 3 (b). In the crevice base of a contact hole opening schedule part, residual section 3a of a silicon-oxide system insulator layer is seen. Although etching advanced based on the same principle as the last example 1 fundamentally, since this etching process adopted the conditions which raised RF power supply power density and etched substrate temperature, the etching rate became 1200 nm/min.

[0038] Next, it is N2 H4. It changes to the following plasma etching conditions which raised the mixing ratio, and residual section 3a of a silicon-oxide system insulator layer is removed.

C3 F8 40 sccm N2 H4 20 sccm Gas pressure 2.0 Pa RF power supply power density 1.2 W/cm² (13.56MHz)
Magnetic field strength 1.5×10^{-2} T Etched substrate temperature It sets at a 15 ** book over etching process, and is N2 H4. It is F* by having raised the mixing ratio. The layer for furring was [about 60 and the mask for a resist of etch selectivity] about 9 by contribution of having been supplemented effectively and having reduced RF power supply power density. The state after the plasma etching end by which opening of the contact hole 5 was carried out to the silicon-oxide system insulator layer 3 is shown in drawing 3 (c).

[0039] According to this example, it is N2 H4. By adoption of 2 stage etching conditions which changes a mixing ratio, the plasma etching of the silicon-oxide system insulator layer which fills both a high selection ratio, homogeneity, and a high throughput becomes possible.

[0040] Example 4 this example applies invention of the 3rd of this application, and is CF4/NH3/S2 F2. It is the example which carried out plasma etching of the low dielectric constant silicon-oxide system insulator layer on lower layer wiring by mixed gas, and carried out opening of the beer hall, and this is again explained with reference to drawing 2 (a) - (b).

[0041] The explanation which overlaps since the etched substrate shown in drawing 2 (a) adopted by this example is the same as that of what was explained in the previous example 2 is omitted. This etched substrate is laid on the substrate stage of a substrate bias impression type ICP (Inductively Coupled Plasma) etching system, and plasma etching of the part for the outcrop of the low dielectric constant silicon-oxide system insulator layer 30 is carried out according to the following conditions. The substrate stage of this etching system is an etched substrate by circulating through the alcoholic system refrigerant cooled with the chiller. -It has the mechanism which can be cooled at dozens of degrees C.

CF4 20 sccm NH3 20 sccm S two F2 20 sccm gas pressure 0.8 Pa ICP power supply 1000 W (2.0MHz)
substrate bias voltage 300 Etched [V] substrate temperature etched [-30 **] substrate temperature -- etching -- in process -30 degrees C was maintained It sets at this plasma etching process, and is CF4. And S2 F2 F* produced in plasma by maceration The radical reaction to depend is mainly CFx+. The anisotropic etching of the low dielectric constant silicon-oxide system insulator layer 30 advanced in the form with which ion incidence is aided. The etching rates were 950 nm/min.

[0042] Moreover, in plasma, it is NH3. F* with the superfluous active species of not only H atom generated by maceration but N atom or these atoms It catches, And it is F* by low-temperature cooling. As for the selection ratio of etching, as compared with the example 3, the still higher value was acquired according to effects, like that the activity of the very thing is suppressed, and in addition to a firm carbon fluoride system polymer with still few F contents, deposition of sulfur system material can be used together. Moreover, it is possible to reduce the alimentionation of a carbon fluoride system polymer a sulphuric deposited part, and, as a result, the micro loading effect was also reduced effectively. The state after a plasma etching end is shown in drawing 2 (b). The sulfur system material deposited by this example was element-like sulfur and the mixture of a polythiazyl.

[0043] According to this example, it is CF4. NH3 To mixed gas, it is S2 F2 further. Both the low damage nature given to a high selection ratio and a furring layer can be attained by carrying out patterning of the low dielectric constant silicon-oxide system insulator layer, adding and controlling an etched substrate below to a room temperature. Especially in this example, by heating a substrate stage at 150 degrees C or more after a plasma etching end, the sulfur system material deposited an etched substrate top and near the substrate stage can carry out sublimation removal easily, and neither particle contamination nor contamination contamination is caused. Moreover, deposition of a carbon fluoride system polymer can be reduced, and even if it performs consecutive processing in piles, a fall or micro loading effect of an etching rate do not generate the processing number of sheets of an etched substrate, without forming the atmosphere in a chamber with a superfluous carbon fluoride system polymer. Moreover, the particle level in a chamber does not increase.

[0044] As mentioned above, although four examples explained this invention, this invention is not limited to these examples at all.

[0045] For example, it is NH3 as gas which contains N and H as a composition element. N2 H4 Although illustrated, it is also possible to use NH4 HS, as point ** was carried out. moreover -- as the gas which contains C and F as a composition element -- C4 F8 C3 F8 and independent [in other CF system gas] regardless of saturation and an unsaturation, although CF4 was illustrated -- or it can combine and use You may use the CHF system gas by which some F atoms were replaced by H.

Similarly, some F atoms may be the compounds replaced by other halogen atoms, such as Cl and Br.

[0046] As halogenation sulfur system gas which may emit the sulfur of isolation into plasma under electric discharge dissociation conditions, it is S₂ F₂. Although taken up as a representative SF₂, SF₄, S₂ F₁₀, S₂ Cl₂, S₃ Cl₂, SCl₂, S₂ Br₂, S₃ Br₂, and S₂ Br₁₀ illustrate in addition to this -- having -- these -- independent -- or it can be combined and used Since there is no etching operation if H₂ S is independent, it is necessary to use together with CF system gas or other halogen system gas.

[0047] Although SiOF was illustrated as a low dielectric constant silicon-oxide system insulator layer, you may be SiONF containing nitrogen. You may contain impurities, such as P, B, and As, further in these. or SiO₂ PSG, BPSG, and Si₃N₄ etc. -- you may be a laminated-structure film with general dielectric materials Application in the self aryne contact which does not use a resist mask is also possible. Moreover, it is applicable not only to a contact hole or beer hall processing but various plasma etching as which a high selection ratio with a furring layer is required, such as LDD sidewall spacer processing.

[0048] In addition, within the limits of the technical thought of this invention, it chooses suitably and the structure of an etched-substrate, a plasma-etching system, plasma etching conditions, etc. can be applied.

[0049]

[Effect of the Invention] According to invention of the 1st of this application, high selection-ratio etching of a silicon-oxide system insulator layer is attained by control of F* in plasma, and control of F content in the carbon fluoride system polymer deposited on an etched substrate so that clearly from the above explanation.

[0050] According to the 2nd invention, in addition to high throughput processing, the above-mentioned effect can be put into practice by adoption of 2 stage etching which changed the composition ratio of mixed gas.

[0051] According to the 3rd invention, in addition to improvement in much more selection ratio, and a low damage, reduction and the effect of low contamination of a micro loading effect are acquired by using deposition of sulfur or a polythiazyl together.

[0052] According to this invention, according to the above effect, the plasma etching method of the silicon-oxide system insulator layer which can manufacture a highly-integrated semiconductor device stably can be offered.

[Translation done.]

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-260350

(43)Date of publication of application : 03.10.1997

(51)Int.Cl.

H01L 21/3065

C23F 4/00

H01L 21/28

H01L 21/768

(21)Application number : 08-062417

(71)Applicant : SONY CORP

(22)Date of filing : 19.03.1996


(72)Inventor : YANAGIDA TOSHIHARU

(54) PLASMA ETCHING METHOD OF OXIDE SILICON-BASED INSULATING FILM

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain excellent selection ratio to substratum material-layers and a resist mask, and reduce microloading effect and particle contamination, by using mixture gas which contains gas containing N and H as constituent elements and gas containing C and F as constituent elements.

SOLUTION: A silicon oxide-based insulating film 3 on substratum material layers 1, 2 is patterned by using mixture gas which contains gas containing N and H as constituent elements and gas containing C and F as constituent elements. For example, the silicon oxide-based insulating film 3 composed of SiO₂ is formed on a semiconductor substrate 1 of Si or the like on which an impurity diffusion layer 2 or the like is previously formed. A resist mask 4 having an aperture diameter of 0.25 μ m is patterned on a connection hole aperture position. Then an exposed part of the silicon oxide-based insulating film 3 is plasma etched with mixture gas of C₃F₈ and NH₃ by using a magnetron RIE equipment which jointly uses an magnetic field, and a contact hole 5 is formed.



LEGAL STATUS

[Date of request for examination]

14.06.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office